Tiger 100 の非同期改造について(長文) ina 2001/02/12 02:03:40 
　　└半田付けや改造に失敗しなかったら、 くりばやし 2001/02/13 00:56:26 
　　　└お返事ありがとうございます。(長文です) ina 2001/02/14 01:14:55 
　　　　└ご存知かとは思いますが、基本的に440BXの回... くりばやし 2001/02/14 09:36:15 
　　　　　└お返事ありがとうございます。(再び長文です... ina 2001/02/17 00:27:48 

Re: ご存知かとは思いますが、基本的に440BXの回... 返事を書く

お返事ありがとうございます。(再び長文です) > ご存知かとは思いますが、基本的に440BXの回路って > メーカーによらずほとんど同じなんですよね。 おお、そうなんですか！ 実は、知りませんでした。(^^ゞ > インテルのサイトに参考回路図があるので、 > ダウンロードして見ると面白いですよ。 ダウンロードして、眺めてみました。 たしかに、いろいろ、"私的にはおもしろい事実" をみつけました。ありがとうございます。 > さて、失敗原因の検討のつづきですが、仮に改造に問題が > あったとして、検討したい部分を書いておきます。 ありがとうございます。 m(_._)m 高価だった M/B なので、失敗した時には、大パニックになりました。(涙 こういう情報を頂けるは誠にありがたいです。 > ・Ultra66は確かサウスブリッジの機能を一部使う可能性が > 　あるので、サウスとUltra66の同期がとれていないとか。 > 　（サウスの非同期を忘れているとか・・・） おお、これを見て ふと思いだしたのですが、 Tiger100 での、PLLのPCI出力の使用方法は、変則になっているようです。 私の物は W48S101-04を使用していますが PCICLK_F (7) が PCI SLOT 1, PCI1 (8) が PCI SLOT 2, PCI2 (10) が PCI SLOT 3, PCI3 (11) が PCI SLOT 4, PCI4 (13) が PCI SLOT 5 PCI5 (14) 以降は、PCI SLOT以外にいっているようですが、調査してません。 で、AS04 からの出力で、２分岐しているものを PLL の PCI 4,5 及び、 PCI 6, 7 に接続してしまいました。 これにより、CHIPSETS 側の PCI CLK が不安定になっているのかも!? 次回の調査時はきちんとSLOTへの出力を２分岐したもの を取りつけるようにします。(^^ゞ > ・P6B40D-A5がうまく動いている様なので大丈夫とは思いますが > 　半田付け不良とか。（この点につきましては、Ultra66が > 　全てのPCIスロットで動作しないのかが気になります。） うう、ここでも... 実は、AS04 の出力pinの１つが GND または、+5V ラインに ショートしていたかもしれない、"跡"を見つけてしまいました。(；_； 動作している、P6B40D-A5 用の小基板に その AS04 を差してみて、異常がないかを確認してみます。 > ・Tiger100 にPLLの出力にチップコンデンサがついているのなら > 　逆に外してみるとか・・・ これに付いてはやってみたいのですが、 １度はずしてしまうと、付けるのが厄介だと思いますので、 最終手段として考えています。 > ・FSBが33くらいなら、問題ないと思いますが、74AS04の > 　グランドが遠くから取っていないかとか・・・ "遠くから" というとどのくらいの長さ位からヤバイですか？ 現在は GND ラインが約 5cm, +5V ラインが約 12cm です。 尚、成功したように見えるP6B40D-A5 より、短いです。 この週末は、ハンダこてを握る暇はなさそうですが、 暇を見つけ次第、頑張って、再調査してみます。

ina 2001/02/17 00:27:48